人才求職

投遞簡歷收藏職位

開閉件前后蓋DRE（廣州）崗位職責(zé)：1. Design of 3D models with CATIA V5 from the first concept to the final product according to functional, cost, quali...

企

內(nèi)飾設(shè)計工程師

17-30萬 | 廣州市 | 大專 | 1年以下

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé)：1，Analysis the design（IP ,CNSL，DP）parts for manufacturing feasibility. 2，Detail time planning of project and follow up3，Work with ...

企

外飾設(shè)計工程師

12-15萬 | 廣州市 | 本科 | 1年以下

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé)：1、負責(zé)保險杠系統(tǒng)設(shè)計；2、負責(zé)包括進氣系統(tǒng)，中部系統(tǒng)，后保系統(tǒng)在內(nèi)的系統(tǒng)集成；3、負責(zé)前后保險杠模塊設(shè)計；4、負責(zé)前后保險杠性能校核，包括結(jié)構(gòu)，疲勞，熱，冷，沖擊，振動，噪聲等；5、負責(zé)前后保險杠性能試驗計劃制定，試驗方案設(shè)計，試驗結(jié)果評價；6、負責(zé)前后保險...

企

軟內(nèi)飾設(shè)計工程師

13-16萬 | 廣州市 | 本科 | 1年以下

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé)：1、負責(zé)頂棚地毯的設(shè)計開發(fā)；2、負責(zé)與客戶進行溝通，完成客戶要求的功能、外觀、性能等相關(guān)設(shè)計；3、負責(zé)編制設(shè)計技術(shù)文件。崗位要求：1、本科及以上；2、1-3年。

企

模擬電路設(shè)計工程師

25-50萬 | 南京市 | 碩士 | 無經(jīng)驗

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé)：1. 熟悉基于BCD工藝的模擬IC設(shè)計，對相關(guān)模擬核心IP（如dcdc/gate driver/ldo等）指標(biāo)及性能熟悉，對主流FAB工藝性能熟悉（SMIC/HHGrace）2. 對核心模塊電路進行方案評估，核心電路設(shè)計及驗證，指導(dǎo)版圖設(shè)計3. 指導(dǎo)應(yīng)用工程師...

企

模擬電路設(shè)計工程師

25-50萬 | 上海-靜安區(qū) | 碩士 | 無經(jīng)驗

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé)：1. 熟悉基于BCD工藝的模擬IC設(shè)計，對相關(guān)模擬核心IP（如dcdc/gate driver/ldo等）指標(biāo)及性能熟悉，對主流FAB工藝性能熟悉（SMIC/HHGrace）2. 對核心模塊電路進行方案評估，核心電路設(shè)計及驗證，指導(dǎo)版圖設(shè)計3. 指導(dǎo)應(yīng)用工程師...

企

數(shù)字電路前端設(shè)計工程師

30-45萬 | 上海-靜安區(qū) | 本科 | 無經(jīng)驗

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

工作職責(zé):MCU及周邊外設(shè)等數(shù)字電路設(shè)計開發(fā)，參與芯片的各個設(shè)計階段，包括系統(tǒng)架構(gòu)分析，RTL實現(xiàn)，功能仿真驗證，綜合，功耗分析，時序分析，形式驗證，DFT，F(xiàn)PGA測試以及芯片測試。任職資格:1.本科及以上學(xué)歷，電子工程，微電子，計算機，通信等相關(guān)專業(yè)，5年及以上相關(guān)...

企

數(shù)字電路設(shè)計工程師

20-30萬 | 上海-靜安區(qū) | 本科 | 1年以下

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

職位描述：1. 依據(jù)項目要求，參與制定數(shù)字電路的整體規(guī)劃和功能模塊細分2. 用Verilog語言實現(xiàn)數(shù)字電路3. 用System Verilog語言搭建和維護仿真環(huán)境4. 對設(shè)計進行綜合、時序分析，形式化驗證5. 協(xié)助FPGA驗證工程師完成流片前的FPGA驗證6. 協(xié)助...

企

資深模擬版圖設(shè)計工程師

20-35萬 | 大連市 | 本科 | 無經(jīng)驗

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé)：1.負責(zé)AD/DA、運放、模擬開關(guān)、LDO等模擬類芯片的版圖設(shè)計2.與電路設(shè)計工程師合作，優(yōu)化版圖確保電路性能；3.流片版圖數(shù)據(jù)檢查，設(shè)計文檔撰寫。任職要求：1.本科或本科以上學(xué)歷，5年以上模擬版圖設(shè)計工作經(jīng)驗，有抗輻照設(shè)計經(jīng)驗（必選）；2.了解電路設(shè)計流程...

企

資深集成電路設(shè)計工程師（抗...

30-55萬 | 大連市 | 碩士 | 無經(jīng)驗

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé): 1.根據(jù)技術(shù)規(guī)范設(shè)計電路架構(gòu)，完成電路設(shè)計、仿真、驗證； 2.與版圖設(shè)計工程師溝通，指導(dǎo)版圖的優(yōu)化和驗證； 3.與芯片驗證測試工程師溝通，提供技術(shù)支持； 4.指導(dǎo)初級工程師的工作。任職要求： 1.微電子或集成電路等相關(guān)專業(yè)碩士及以上學(xué)歷，5年以上經(jīng)驗； 2....

企

資深集成電路設(shè)計工程師（抗...

40-70萬 | 上海-浦東新區(qū) | 碩士 | 無經(jīng)驗

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé): 1.根據(jù)技術(shù)規(guī)范設(shè)計電路架構(gòu)，完成電路設(shè)計、仿真、驗證； 2.與版圖設(shè)計工程師溝通，指導(dǎo)版圖的優(yōu)化和驗證； 3.與芯片驗證測試工程師溝通，提供技術(shù)支持； 4.指導(dǎo)初級工程師的工作。任職要求： 1.微電子或集成電路等相關(guān)專業(yè)碩士及以上學(xué)歷，5年以上經(jīng)驗； 2....

企

模擬電路設(shè)計工程師（ADC...

28-50萬 | 上海-浦東新區(qū) | 碩士 | 1年以下

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé)：1.承擔(dān)ADC芯片中模擬模塊的Schematic設(shè)計優(yōu)化、寄生提取、后仿真等環(huán)節(jié)的工作；2.協(xié)助測試工程師進行芯片調(diào)試，提供必要的技術(shù)支持。任職要求：1.微電子或集成電路相關(guān)專業(yè)碩士，2年以上模擬IC設(shè)計經(jīng)驗；2.有專用模擬IC的設(shè)計經(jīng)驗, 如PGA、ADC...

企

資深模擬電路設(shè)計工程師（A...

55-85萬 | 上海-浦東新區(qū) | 碩士 | 無經(jīng)驗

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位職責(zé)：1.負責(zé)ADC芯片的Schematic設(shè)計、Corner仿真、版圖設(shè)計、寄生提取、后仿等全流程工作；2.負責(zé)撰寫完整的芯片設(shè)計和驗證文檔，協(xié)助測試工程師進行芯片調(diào)試，提供必要的技術(shù)支持；3.承擔(dān)團隊新人的培養(yǎng)工作。任職要求：1.微電子或集成電路相關(guān)專業(yè)碩士，5...

企

資深模擬版圖設(shè)計工程師

20-40萬 | 上海-浦東新區(qū) | 本科 | 無經(jīng)驗

發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋